Defect Diagnosis Group

German Publications

Abstracts

Verfahren zur elektrischen Defektanalyse Christopher Hess Kurzfassung - Die zunehmende Komplexität hochintegrierter Schaltungen verlangt neue Verfahren zur Defektanalyse, um einen gleichbleibend hohen Anteil fehlerfrei produzierter Schaltungen (Ausbeute) garantieren zu können. Möglichst viele defektfreie Schaltungen zu produzieren kann nur mit Kenntnis der Häufigkeit auftretender Defekte in Abhängigkeit von den einzelnen Prozeßschritten erreicht werden. Die in diesem Buch vorgestellten Analyseverfahren ermöglichen eine effiziente Erkennung und Klassifizierung von Defekten, die während der Herstellung hochintegrierter Schaltungen entstehen und die Schaltungsfunktion zerstören können. Dazu sind neuartige Karree- und Harfen-Teststrukturen entwickelt worden, die eine Lokalisierung der Defekte und eine Bestimmung ihrer Größe anhand elektrischer Meßwerte zulassen. Darüber hinaus sind Verfahren zur Bestimmung von Defektgrößenverteilungen entwickelt worden, welche die in der Praxis vorkommenden unregelmäßigen Defektformen berücksichtigen. VDI-Verlag, Düsseldorf, 1998

Prozeßbegleitende Bestimmung von Defektdichten in hochintegrierten Schaltungen Larg H. Weiland Kurzfassung - Die zunehmende Komplexität hochintegrierter Schaltungen erfordert immer mehr Verdrahtungsebenen, um die einzelnen Funktionsblöcke einer Schaltung miteinander verbinden zu können. Um möglichst viele fehlerfreie Schaltungen zu produzieren, sind Informationen über Defekte, die während der Herstellung in diesen Verdrahtungsebenen auftreten können, notwendig. Der Einsatz von Teststrukturen zur Defektdiagnose und Ausbeutevorhersage ist derzeit prozeßbegleitend nicht möglich, da sie nur durch zeitaufwendige analoge Messungen ausgewertet werden. Um dennoch eine effiziente und produktionsbegleitende Defektdiagnose und -analyse zu ermöglichen, wird in diesem Buch ein neues Verfahren vorgestellt, mit dem es möglich ist, Teststrukturen mit Hilfe schneller digitaler Funktionaltester meßtechnisch auszuwerten. Zur Reduktion der Kosten, die mit dem Einsatz von Teststrukturen verbunden sind, werden ferner Verfahren vorgestellt, die signifikante Defektdichteverteilungen basierend auf sehr kleinen Stichproben bereitstellen. Dazu werden scheibenbezogenen Defektdichteverteilungen ermittelt, die eine schnelle Reaktion auf Defektdichteschwankungen und die ihnen zugrundeliegenden prozeßspezifischen Ursachen garantieren. VDI-Verlag, Düsseldorf, 1998

Einfluß realistischer Defektformen auf die Größenverteilung von Defekten für die Ausbeutevorhersage Christopher Hess, Larg H. Weiland Kurzfassung - Modelle zur Ausbeutevorhersage und Berechnungen der "critical area" von hochintegrierten Schaltungen basieren auf kreisförmig modellierten Defekten. Untersuchungen realer Defekte zeigen jedoch zumeist unregelmäßige Defektformen. Daher wird hier der Einfluß realer Defektformen auf die Bestimmung von Defektgrößenverteilungen für die Ausbeutevorhersage untersucht. Um die notwendigen Angaben über Defekte zu erhalten, werden Karree-Teststrukturen eingesetzt, welche eine präzise Lokalisierung von Defekten innerhalb großer Chip-Flächen erlauben. Weiterhin stellen wir ein Verfahren zur Bestimmung einer Defektgrößenverteilung vor, welches die Vielfalt auftretender Defektformen berücksichtigt. GMM-Fachbericht: Vorträge der GME-Fachtagung Mikroelektronik, S. 265-270, München, 1997 Full paper (494k Adobe Acrobat PDF document)

Verfahren zur optimierten Auswahl, Entwicklung und Datenanalyse von Teststrukturen in Backend-Prozeßschritten Christopher Hess, Larg H. Weiland Kurzfassung - Die zunehmende Komplexität hochintegrierter Schaltungen verlangt mehr und mehr Verdrahtungsebenen, um die einzelnen Schaltungsteile miteinander zu verbinden. Um diese "Backend"-Prozeßschritte zu entwickeln und zu überwachen, sowie um gültige Entwurfsregeln zu erstellen und das Aufkommen von Defekten während der Fertigung zu überprüfen, sind Teststrukturen erforderlich, die hinsichtlich der speziellen Anforderungen vieler übereinander angeordneter Verdrahtungsebenen optimiert sein müssen. Dieser Beitrag stellt zunächst Verfahren vor, um die Anordnung verschiedener Teststrukturen innerhalb von Test-Chips zu optimieren. Um diese Test-Chips zu entwerfen und effizient einzusetzen, wird weiterhin folgendes methodisches Vorgehen vorgeschlagen: Zunächst wird ausgehend von gegebenen Problembeschreibungen eine Test-Chip-Anordnung ausgewählt. Anschließend werden die eigentlichen defektsensitiven Teststrukturen dimensioniert und in diese Test- Chips eingesetzt. Nach der Fertigung folgt die Meßwerterfassung und Datenanalyse zur Defektparameterextraktion. GME-Fachbericht: Vorträge der GME-Fachtagung Mikroelektronik, S. 45-53, Baden-Baden, 1995 Full paper (658k Adobe Acrobat PDF document)

Modellierung von Defektformen zur rechnergestützen Ausbeutevorhersage Christopher Hess, Albrecht P. Stroele Kurzfassung - Informationen über Größe, Form und Häufigkeit von herstellungsbedingten Defekten gewinnen immer größere Bedeutung bei der Erstellung von Entwurfsregeln und bei der Ausbeutevorhersage. Die übliche Modellierung mit Kreisen oder Quadraten wird der Vielzahl tatsächlich auftretender Defektformen nicht gerecht. Dieser Beitrag stellt ein verbessertes Modell vor, wobei die Defektform durch eine Ellipse approximiert wird. Die Extraktion der dazu notwendigen Parameter erfolgt mit Hilfe einer neuentwickelten Teststruktur, welche aufgrund ihres regelmäßig strukturierten Aufbaus automatisch generiert und so an die unterschiedlichsten Gegebenheiten angepaßt werden kann. GME-Fachtagung: Rechnergestützter Entwurf und Architektur mikroelektronischer Systeme, S. 218-219, Oberwiesenthal, 1994 Full paper (59k Adobe Acrobat PDF document)

Teststrukturen zur effizienten produktionsbegleitenden Defektdiagnose und -analyse Christopher Hess Kurzfassung - Für Defekte, die innerhalb von Verdrahtungsebenen (z. B. Polysilizium-Layer und Aluminium-Layer) auftreten können, wurden Teststrukturen entwickelt, welche diese Defekte innerhalb einer großen Fläche zuverlässig diagnostizieren. Dabei wird die Anschlußpunktkonfiguration üblicher Standard-Chips verwendet sowie die dabei übliche Meßmethode (Digitaltester) eingesetzt. Trotz der dadurch beschränkten Anzahl der Anschlüsse kann durch den Einsatz neu entwickelter Verfahren die gesamte Fläche des Test-Chips in eine große Anzahl wohlunterscheidbarer Karrees unterteilt werden, ohne daß dazu zusätzliche aktive Bauelemente erforderlich sind. Die Anzahl der Karrees wächst dabei quadratisch mit der Anzahl der zur Verfügung stehenden Anschlußpunkte. GME-Fachbericht 11: Vorträge der GME- Fachtagung Mikroelektronik, S. 485-490, Dresden, 1993 Full paper (662k Adobe Acrobat PDF document)

© 7/1998 C. Hess, L. H. Weiland Institute of Computer Design and Fault Tolerance, Karlsruhe